3 Risultati
Eseguire il debugging e la verifica dell'interfaccia di memoria DDR DRAM in un progetto di sistema può essere impegnativo. L'oscilloscopio ad alte prestazioni R&S®RTP con trigger a zona è ideale per la separazione di LETTURA/SCRITTURA come base per l'analisi dell'integrità del segnale.
feb 06, 2025
I test di conformità sono essenziali per assicurarsi che i segnali delle memorie dinamiche ad accesso casuale (DRAM) soddisfino le specifiche JEDEC relative a parametri quali la temporizzazione, la velocità di variazione dei segnali e i livelli di tensione. Per la verifica del sistema e il debugging, le misure con diagrammi a occhio sono gli strumenti più importanti per analizzare in modo efficiente l’integrità del segnale in qualsiasi progetto digitale. La particolare natura del bus DDR richiede una soluzione dedicata con una potente capacità di separazione tra i segnali di lettura/scrittura, per ottenere diagrammi a occhio significativi per il bus dati DDR.
feb 19, 2019
Nell’ambito dell’analisi delle prestazioni di integrità del segnale delle interfacce DDR, la separazione dei cicli di lettura e scrittura si è sempre dimostrata complessa. Sono richieste capacità di trigger avanzate, soprattutto per ricreare il diagramma a occhio in tempo reale.
set 26, 2018