3 結果
システム設計でのDDR DRAMメモリインタフェースのデバッグや検証には困難が伴います。R&S®RTP ハイパフォーマンス・オシロスコープのゾーントリガは、シグナルインテグリティーの解析に不可欠なREAD/WRITE分離を行うのに最適です。
2月 06, 2025
コンプライアンステストは、ダイナミック・ランダムアクセス・メモリ（DRAM）信号のタイミング、スルーレート、電圧レベルなどのパラメータがJEDEC仕様に適合していることを確認する上で不可欠です。システムの検証とデバッグでは、アイダイアグラム測定は、デジタル設計のシグナルインテグリティーを効率的に解析するための最も重要なツールです。DDRには固有の性質があるため、DDRデータバスで意味のあるアイダイアグラムを取得するには、強力なリード／ライト分離を備えた専用ソリューションが必要です。
2月 19, 2019
DDRインタフェースのシグナルインテグリティー性能を解析する際には、リードサイクルとライトサイクルを分離することが困難な課題になっていました。特にリアルタイムでアイダイアグラムを再現しようとする場合には、さまざまなトリガ機能が必要になります。
9月 26, 2018